ARM推出新版高效能系統(tǒng)架構(gòu) 滿足節(jié)能網(wǎng)絡(luò)與伺服器需求

作者：admin  來源：本站  發(fā)表時間：2012/10/16 8:36:48  點(diǎn)擊：3978

ARM推出新版高效能系統(tǒng)架構(gòu) 滿足節(jié)能網(wǎng)絡(luò)與伺服器需求

　　標(biāo)簽：ARM   ARM處理器   多核處理器    伺服器  Cortex-A15  

 　　ARM宣布推出CoreLink CCN-504快取同調(diào)匯流架構(gòu)（cache coherent network），以因應(yīng)在未來10到15年劇增的資料量，及市場對節(jié)能網(wǎng)路基礎(chǔ)架構(gòu)與伺服器的需求。這項先進(jìn)的系統(tǒng)硅智財（System IP）每秒可傳輸高達(dá)1兆位元（terabit）的可用系統(tǒng)頻寬，促使系統(tǒng)單晶片（SoC）設(shè)計廠商得以針對採用ARM Cortex-A15 多核處理器及下一代64位元處理器的「多核心」商用解決方案，提供高效能的快取資料一致互連。這項技術(shù)目前已由加速儲存、行動上網(wǎng)與用戶端運(yùn)算用智慧半導(dǎo)體領(lǐng)導(dǎo)設(shè)計商LSI、以及伺服器用分裂性系統(tǒng)單晶片供應(yīng)商Calxeda兩家業(yè)者率先取得授權(quán)。

 　　ARM同時也宣布推出CoreLink DMC-520動態(tài)記憶體控制器，不僅是針對CoreLink CCN-504進(jìn)行設(shè)計，并確保這兩項技術(shù)的整合達(dá)到最佳化。這款新的動態(tài)記憶體控制器，能為DDR3、DDR3L 及DDR4 DRAM等共享晶片外記憶體（shared off-chip memory）提供高頻寬介面，而這也是整合性ARM DDR4介面解決方案的一部分，預(yù)計將結(jié)合ARM Artisan DDR4/3 PHY IP，在2013年上市。

 　　Calxeda共同創(chuàng)辦人暨執(zhí)行長Barry Evans表示：「自2008年ARM開始投資Calxeda后，我們雙方便密切合作，滿足市場對資料中心的需求，這項合作現(xiàn)已逐漸開花結(jié)果。我們已經(jīng)採用ARM最新的CoreLink科技著手開發(fā)下一代資料中心等級解決方案，在產(chǎn)品開發(fā)完成后，我們相信將為業(yè)界帶來一波新的衝擊�！�

 　　LSI工程部門副總裁Gene Scuteri指出：「為滿足行動網(wǎng)路流量快速成長的需求，LSI與ARM已開始密切合作研發(fā)功能豐富的晶片互連（on-chip interconnect），作為產(chǎn)業(yè)領(lǐng)先多核心系統(tǒng)單晶片裝置的基礎(chǔ)。結(jié)合LSI在網(wǎng)路及運(yùn)算資料量的深入了解，ARM處理器與互連技術(shù)的專業(yè)優(yōu)勢已經(jīng)發(fā)展出一套可靠的電信營運(yùn)級互連架構(gòu)，能針對現(xiàn)今最先進(jìn)網(wǎng)路提供可擴(kuò)充的關(guān)鍵效能與服務(wù)品質(zhì)。」

 　　CoreLink CCN-504是系列產(chǎn)品中的第一款，提供完全一致的高效能多核心解決方案，可于同一裸硅晶上支援高達(dá)16個核心。透過讓系統(tǒng)中每一個處理器都能存取其它處理器的快取資料，CoreLink CCN-504可強(qiáng)化異質(zhì)性多核心與多群集中央處理器／繪圖處理器的系統(tǒng)一致性，進(jìn)而減少晶片外記憶體的存取需求，節(jié)省時間、并降低功耗，成為採用ARM big.LITTLE處理器系統(tǒng)的關(guān)鍵促成要素。ARM big.LITTLE是一種新的技術(shù)典範(fàn)，不僅可提供創(chuàng)作與運(yùn)算內(nèi)容所需的高效能，亦能提高能源效率并延長電池壽命。

 　　ARM處理器部門副總經(jīng)理Tom Cronk指出：「隨著未來10到15年資料使用量的快速成長，CoreLink CCN-504與DMC-520將扮演重要角色，為多核心應(yīng)用提供高性能的系統(tǒng)IP解決方案。同時也將確保服務(wù)品質(zhì)與橫跨系統(tǒng)層級的運(yùn)作一致性，讓系統(tǒng)單晶片設(shè)計廠商能藉由優(yōu)化系統(tǒng)延遲，有效率地掌握并定義大量資料流的處理程序�！�

 　　CoreLink CCN-504同時支援ARM目前的高端處理器Cortex-A15及未來ARMv8架構(gòu)的處理器，也是第一款A(yù)RM計畫推出的網(wǎng)路互連系列產(chǎn)品。以AMBA 4 ACE的規(guī)格成就為基礎(chǔ)，CoreLink CCN-504的研發(fā)也受惠于ARM在硬體一致性的豐富經(jīng)驗，促使能源效率的提升、并讓系統(tǒng)延遲低于軟體一致性。截止目前，AMBA 4 ACE規(guī)格下載數(shù)量已逾8千次。

 　　CoreLink CCN-504快取同調(diào)匯流架構(gòu)包括整合式L3快取記憶體及窺探過濾器（snoop filter）功能。可組態(tài)速度最高可達(dá)16MB的L3快取記憶體，可針對需求較大的資料量增加晶片上快取，并在處理器、高速IO介面與加速器之間進(jìn)行資料的配置與與分享，提供低延遲的晶片上記憶體。有了窺探過濾器則無需廣播一致性訊息（broadcast coherency messaging），便能進(jìn)一步減少延遲與耗能。

 　　ARM CoreLink CCN-504快取同調(diào)匯流架構(gòu)現(xiàn)已開放技術(shù)授權(quán)，合作伙伴則將于2013年推出樣品。

轉(zhuǎn)載請注明：工業(yè)自動化 中國工控網(wǎng)